FPGA三段式状态机的思维陷阱
用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点:1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护;2.更符合设计的思维习惯;3.代码少，比一段式状态机更简洁。对于第一点，我非常认可，后两点在CliffordE.Cummings著的(SynthesizableFiniteStateMachine
FPGA逻辑设计回顾（5）多比特信号的CDC处理方式之MUX同步器
前言多比特信号跨时钟域处理的场景与方案MUX同步器参考资料前言信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题\1\，建议大家看看，后面我还
FPGA+CPU助力数据中心实现图像处理应用体验与服务成本新平衡
!(https://oscimg.oschina.net/oscnet/b27bc0d4a279e71e209ef9a9520ee00c145.jpg)图片逐渐成为互联网主要的内容构成，相应的图片处理需求也在高速成长，移动应用与用户生产内容（UGC）正在驱动数据中心图像处理的业务负载快速增加。本文深维科技联合创始人兼CEO樊平详细剖析了
FPGA+CPU架构的自动驾驶平台性能分析
1介绍由于在自动驾驶领域需要对传感器的数据作大量的基于深度内神经网络的复杂运算，GPU和FPGA被不约而同地用来作为对CPU的一种加速器被使用。这样做不仅可以提高计算性能，并且可以大幅度地降低能耗。FPGACPU架构的自动驾驶平台凭借其灵活性，高效率，低能耗等特点，正越来越多地被一大批拥有技术实力的公司使用，比如Waymo,百度，福特，通用等。在这里本文