FPGA越往底层走，越发现很多问题只是知其然，而不知其所以然。状态机编码原则就是其中之一。我们在实际开发中，只记住了建议使用独热码（onehot）作为状态编码，至于为什么（大概也就记得不容易跑飞），可能早就忘了。以经典的案例来说明其中的一些问题：序列检测，每检测到一组“11011”，然后输出一个高电平。状态转移图如下图所示：!(

总线信号： 　　SDA：串行数据线　　SCL ：串行时钟总线空闲状态：　　SDA：高电平　　SCL：高电平起始位：SCL为高电平期间  SDA出现下降沿!(https://oscimg.oschina.net/oscnet/9d4b3182e4b0593ad54babbdd99035b8ffe.png)终止