!(https://images2018.cnblogs.com/blog/378458/201805/37845820180511192744081464452371.png)今天用Quartusii16.1仿真CycloneIV的IP核DDR2,总是报上面的错误。网上都说是modelsim路径的问题，但我确定不是。最后用Qaurt

1.从原理图导出管脚分配文件，这个适用于alteraxilinx的管脚分配2.对于DDR的管脚分配，我们可以在MIGIP配置时，直接在IP核配置中输入管脚分配；!(https://oscimg.oschina.net/oscnet/fcade6b841cdf8c5d9b57b924b94ef74514.png)在这个界面中，如果事先有准备

RK3568是瑞芯微开发出一款很好用的芯片。我准备做个相关的开发学习，一些把我的一些心得体会书写一下；主要特性QuadcoreCortexA55upto2.0GHzMaliG52GPU1TOPSNPULPDDR4/LPDDR4X/DDR4/DDR3/DDR