OSCHINA更新较慢，请参见博文原始链接：https://blog.csdn.net/qq_39815222/article/details/109420626
1. RISC-V CPU核指令集验证分析
1 wujian100
（1）SoC核分析
无剑100实际上是一款低功耗SoC，采用的CPU核是E902。
core通过AHB总线与Icache相连
（2）验证环境分析
通过 $readmemh("test.pat", temp_mem)将二进制文件读进工程。
通过Srec2vmem.py将某文件转化为某文件，为何转化尚未搞清。（判断S[1-9]是否跟某线程或某核有关？即某核只处理某类型的指令。）初步判断测试集为riscv-tests测试集。
2 bottlerocket
通过$readmemh({image,".hex"}, imem.mem)和$readmemh({image,".hex"}, dmem.mem)将bin文件读进工程
测试用例为riscv-tests中RV32ui和RV32mi测试集
3 rv32cpu
通过axi总线接入TEXT和DATA ram，但axi数据来源未知。
测试激励为src文件夹中的汇编文件，为指明测试激励集。
4 clarvi
在dual_port_bram模块中通过$readmemh(INIT_FILE, memory)将mem.hex读进工程。
测试用例为riscv-tests中RV32ui和RV32mi测试集
5 RI5CY
苏黎世联邦理工大学和波罗尼亚大学联合设计的一款小巧的4级流水线开源处理器，实现了RV32IC，以及RV32M中乘法指令mul，其目标是作为并行超低功耗处理器项目PULP（Parallel Ultra Low Power）的处理器核，所以RI5CY在RISC-V的基础上增加了许多扩展，包括硬件循环、乘累加、高级算术指令等。采用UMC的65nm工艺进行流片，RI5CY主频可以达到654MHz，动态功耗是17.5uW/MHz。采用SystemVerilog编写。
测试集有三种：
- RISCV tests 即riscv-tests。
- RISCV compliance tests 即指令集兼容性测试，共56个汇编文件，测试指令包括整数计算指令、存储器操作指令、控制跳转指令等。（该部分会做详细分析）
- firmware tests 固件测试。一个独立的测试用C代码。
6. openHW core-v系列
cv32e40p核分析：https://blog.csdn.net/qq_39815222/article/details/111376330
验证环境分析具体参见：https://blog.csdn.net/qq_39815222/article/details/109235591
7. LowRISC Ibex
（1）CPU核分析
ibex核是一个两级流水线的低功耗处理器核，两级分别为取指和译码/执行两个阶段，同时可以通过配置增加写回阶段使之称为一个三级流水线的CPU核
- 取指
取指部件：
icache选择器：
- 译码
（2）验证环境分析
2. 指令集验证
指令集验证即验证处理使用的
self check
signature comparison (extension of self check)
trace log comparison
step and compare
最近逛github，发现了一个
SAIL模型的优点在于它可以与RISC-V ISA相同的方式进行扩展。然后对core执行formal验证，以创建一组SystemVerilog断言，然后将其用于对RTL进行formal验证。通过比较RTL的断言进行formal验证的工具是专有工具，并且用于执行此操作的技术将是每个供应商专有的。
本文同步分享在 博客“KGback”（CSDN）。
如有侵权，请联系 support@oschina.cn 删除。
本文参与“OSC源创计划”，欢迎正在阅读的你也加入，一起分享。
